PATENT ABSTRACTS OF JAPAN

(11)Publicati n number:

05-251407

(43)Date f publicati n of applicati n: 28.09.1993

(51)Int.CI.

H01L 21/302 H01L 21/331

H01L 29/73

(21)Application number : 04-050218

(71)Applicant : NEC CORP

(22)Date of filing:

09.03.1992


(72)Inventor: SHIMIZU JUNZO


(54) FABRICATION OF SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To realize highly selective etching of polysilicon on a single crystal silicon substrate in a bipolar transistor or a MOS transistor.

CONSTITUTION: In a bipolar transistor wherein a base electrode, f rmed of a poly-Si film 3 grown on a single crystal silicon substrate 2, is partially removed and an emitter is formed therein through self-aligned technology, the base electrode is partially removed by implanting phosphorus or arsenic ions, under elaborate control, into the poly-Si film 3 in the region to be removed and then performing r active ion etching with a gas mainly composed of chlorine. When the etching rate at the phosphorus (arsenic) implanting region is set two times as high as that for the silicon substrate 1, high selectivity can be achieved with respect to the substrate 1.





LEGAL STATUS

[Date of request for examination]

28.03.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted r gistration]

[Date of final disposal for application]

[Patent number] 2910382 [Date of registration] 09.04.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

09.04.2002

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-251407

(43)公開日 平成5年(1993)9月28日

(51)Int.Cl.5

識別配号

FΙ

技術表示箇所

H 0 1 L 21/302

N 7353-4M

7377-4M

庁内整理番号

21/331 29/73

H01L 29/72

審査請求 未請求 請求項の数6(全 5 頁)

(21)出願番号

特顯平4-50218

(71)出顧人 000004237

日本電気株式会社

(22)出顧日 平成4年(1992)3月9日 東京都港区芝五丁目7番1号

(72)発明者 清水 潤三

東京都港区芝五丁目7番1号日本電気株式

会社内

(74)代理人 弁理士 京本 直樹 (外2名)


(54)【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】バイポーラトランジスタやMOSトランジスタ において、単結晶シリコン基板上の多結晶シリコンを選 択性良くエッチングする。

【構成】単結晶シリコン基板2上に成長された多結晶シ リコン膜3からなるベース電極とそのベース電極の一部 を除去し、その領域にエミッタを形成する自己整合的な パイポーラトランジスタにおいて、多結晶シリコン膜3 からなるベース電極の一部を除去する方法として、その 除去したい領域の多結晶シリコン膜3にリンあるいはヒ 素をコントロールよくイオン注入し、塩素を主体とした ガスによる反応性イオンエッチングを行なう。

【効果】リン(ヒ素)注入領域のエッチングレートをシ リコン基板 1 に対して 2 倍近くにする事により、基板 1 と選択性をもたせる事ができる。



1

【特許請求の範囲】

【請求項1】 単結晶シリコン基板上に直接披着した多 結晶シリコン膜の所定領域を選択的にエッチングする工 程を有する半導体装置の製造方法において、少なくとも 前記多結晶シリコン膜の前記所定領域をN型にし、しか る後に塩素を主体としたガスを用いて前記所定領域に反 応性イオンエッチングを行なう事を特徴とした半導体装 層の製造方法。

【請求項2】 前記多結晶シリコン膜は自己整合的に製 あり、P型の該多結晶シリコン膜の部分であってN型に 変換されて反応性イオンエッチングが行なわれる前記所 定領域は該ベース電極に自己整合的なエミッタを形成す るための窓開け部分である事を特徴とした請求項1に記 載の半導体装置の製造方法。

【請求項3】 前記単結晶シリコン基板上に直接披着し た前記多結晶シリコン膜はN型の膜であり、かつ、該単 結晶シリコン基板のソースもしくはドレインの形成部分 に直接披着している事を特徴とした請求項1に記載の半 導体装置の製造方法。

【請求項4】 前記多結晶シリコン膜をN型にする不純 物導入法は、リンもしくはヒ素のイオン注入法である事 を特徴とした請求項1、請求項2もしくは請求項3に記 載の半導体装置の製造方法。

【請求項5】 前記イオン注入法はドーズ量が1×10 11 c m-1以上のリンもしくはヒ素の注入である事を特徴 とした請求項4 に記載の半導体装置の製造方法。

【請求項6】 前記反応性イオンエッチングは、С1, の単独ガス、又は、Cl, とBCl, HBr, BBr して行なう事を特徴とした請求項1、請求項2、請求項 3、請求項4もしくは請求項6に記載の半導体装置の製 浩方法.

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に 係わり、特にシリコン基板あるいは、多結晶シリコン膜 を深さ方向に制御性良くエッチングする方法に関する。 [0002]

晶シリコンを成長し、その多結晶シリコンを選択的にエ ッチングするという半導体装置の製造方法は、LSI製 造において、非常に重要な技術になっている。具体的な

【0003】例えば、P型多結晶シリコン3をグラフト ベースに接続するベース電極に用いたバイポーラ・トラ ンジスタにおいて、エミッタ部を開口するのに用いられ る。具体的には、図3に示したように、選択的に酸化し 形成されたシリコン酸化膜2によって分離されたシリコ ン基板 1 上に P・型の多結晶シリコン膜 3 を 2 0 0 ~ 3 50 【 0 0 0 9 】一方、従来のMOS トランジスタの場合、

00nm (ナノメータ)、及びその上にシリコン酸化膜 4が200~300nm成長され、これらの膜にエミッ タ8. 活性ベース7を形成するための開口を設ける際、 シリコン酸化膜4をフッ索系のガスを用いた反応性イオ ンエッチ (以下RIEと略す) 等の異方性エッチングを 行ない、次に露出したP・型多結晶シリコン膜3を塩素 系を主体としたガスを用いRIE等により異方性エッチ ングする。

【0004】上記のようにエッチングを行なう際、原理 造されるパイポーラトランジスタのP型のベース電極で 10 的に多結晶シリコン3と単結晶シリコン l を選択的にエ ッチングする事は不可能であり、P・型多結晶シリコン 膜3のみをエッチングし、単結晶基板をエッチングしな いようにするのは、現状のエッチングレートの安定性、 エッチングの均一性等を考慮すると非常に困難である。 尚、N・型多結晶シリコン9はN型エミッタに接続する エミッタ電極である。

> 【0005】一方、MOSトランジスタを用いたSRA Mのメモリーセルにおけるノード部の形成方法において 同様のエッチングが行なわれている。具体的には、図4 20 に示したように、選択的に酸化形成されたシリコン酸化 膜2によって分離されたシリコン基板1上にゲート酸化 膜13とゲート酸化膜13のノード部を選択的に除去し た基板上に、ゲート電極用の多結晶シリコン10が成長 され、続いてリンを拡散し、ゲート電極をパターニング する。N・型多結晶シリコンゲートを形成する時、ドレ イン12が形成されるノード部のシリコン基板が直接エ ッチングされる。

【0006】との時、シリコン基板には、N°型多結晶 シリコンゲート膜10を介してリンが拡散されているた ,もしくはSiC1。との混合ガスをエッチングガスと 30 め、塩素系のガスを用いてエッチングするゲート・エッ チングにおいてオーバーエッチング時にシリコン基板の リン拡散領域のエッチングレートが大きいため、シリコ ン基板のくぼみAが形成される。

[0007]

【発明が解決しようとする課題】この従来のバイポーラ ・トランジスタの場合、エミッタの開口時、シリコン基 板上の多結晶シリコンのみをエッチングする必要がある が、多結晶シリコンとシリコン基板とのエッチング選択 比が得られないため、エッチングの均一性、エッチング 【従来の技術】近年、単結晶シリコン基板上に直接多結 40 レートのコントロールを行なっても、多結晶シリコンが エッチングしきれずに残ったり、逆にシリコン基板をエ ッチングしすぎたり、安定して生産する事が困難であっ た。

> 【0008】例えば、多結晶シリコンが残った場合、エ ミッタとベース電極がその残った多結晶シリコンを介し て短絡する。また、シリコン基板をエッチングしすぎた 場合、グラフト・ベース6と活性ベース7の接続が十分 にできないため、ベース抵抗の増大、エミッターコレク タ間のパンチ・スルー等の問題が発生した。

3

ゲート電極用多結晶シリコン膜をエッチングした時のシ リコン基板のくぼみにより、結晶欠陥が誘発され、微小 なノード・リークを発生させてデータ保持特性に悪影響 を与える問題があった。

[0010]

【課題を解決するための手段】本発明の特徴は、単結晶 シリコン基板上に直接披着した多結晶シリコン膜の所定 領域を選択的にエッチングする工程を有する半導体装置 の製造方法において、少なくとも前記多結晶シリコン膜 の前記所定領域をN型にし、しかる後に塩素を主体とし 10 たガスを用いて前記所定領域に反応性イオンエッチング を半導体装置の製造方法にある。前記多結晶シリコン膜 は自己整合的に製造されるバイポーラトランジスタのP 型のベース電極であり、P型の該多結晶シリコン膜の部 分であってN型に変換されて反応性イオンエッチングが 行なわれる前記所定領域は該ベース電極に自己整合的な エミッタを形成するための窓開け部分であることができ る。あるいは、前記単結晶シリコン基板上に直接披着し た前記多結晶シリコン膜はN型の膜であり、かつ、該単 結晶シリコン基板の、たとえば高抵抗負荷型のCMOS 20

SRAMのノード部となる、ソースもしくはドレイン の形成部分に直接披着している膜であることができる。 前記多結晶シリコン膜をN・型にする不純物導入法はド ーズ量が1×101'cm-1以上のリンもしくはヒ素のイ オン注入法であることが好ましい。又、前記反応性イオ ンエッチングは、C1、の単独ガス、又は、C1、とB Cl,, Cl, とHBr, Cl, とBBr, もしくはC 1, とSiCl, の混合ガスをエッチングガスとして行 なうことが好ましい。

[0011]

【実施例】次に本発明について図面を参照して説明す る。図1 (A)~(C)は、本発明の第1の実施例の半 導体チップの製造方法を示す断面図である。

【0012】まず、図1(A)に示すように、シリコン 基板 1 を選択的に酸化し形成されたシリコン酸化膜 2 に より区画された領域の露出したシリコン基板 1 上に、多 枯晶シリコンを100~200nm成長し、ベース電極 となるようにパターニングする。その後、ポロンあるい はBF、を注入する事により、P・型多結晶シリコン3 相成長法(以下CVDと略す)により200~300n m成長し、P・型多結晶シリコン膜上に絶縁膜を形成す

【0013】次に、図1(B)に示したように、所望の 領域にエミッタを形成するため、フォトレジスト5をマ スクにして、シリコン酸化膜4を異方性エッチングし、 P・型多結晶シリコン3を露出させる。引き続き、フォ トレジストをマスクにして、リンをイオン注入する。こ のイオン注入のエネルギーとドーズ量は、P・型多結晶 シリコン膜3の膜厚に強く依存し、例えば膜厚200n 50 反応性イオンエッチングする。前述のように、N・型シ

mの場合、40KeV~50KeVのエネルギーで1× 101'~5×10''cm-'のリンを注入する。あるい は、リンの代わりにヒ素を注入してもよいが、膜厚との 関係で選択するのが好ましい。このようにして注入され たリンは、ほぼP・型多結晶シリコン膜3のエミッタ開 口部にその膜厚分より若干浅目に分布している。

【0014】次に図1(C)に示したように、フォトレ ジスト5をマスクに、リンの注入されたN・型多結晶シ リコン膜を塩素を主体とした反応性イオンエッチングに よりエッチングする。この場合、リンもしくは、ヒ素の 濃度が5×101°c m⁻3以上の濃度にすることにより、 ボロン・ドーブあるいは、無添加の多結晶シリコンに対 して、塩素主体の反応性イオンエッチングのN・型多結 晶シリコンのエッチングレートを1.5倍から2倍に増 大させる事が可能になる。このように、部分的にN'型 にする事により、多少エッチングレートがばらついてい たり、エッチングの均一性が悪くても、そのばらつきを 大幅に吸収する事ができる。例えば、エッチングレート の面内均一性が±10%の条件を使用しても、実質的な エッチングバラツキを±3%内にする事が可能になっ た。その後、残余するP・型多結晶シリコン膜3からの もしくはそれを通してのP型不純物導入でP・型グラフ トベース6 (図3)を形成し、開口15を通してP型の 活性ベース7(図3)を形成し、開口15に二酸化シリ コン膜14(図3)をサイドウォールとして形成し、そ の内側にN型の不純物の導入によりN型のエミッタ8 (図3)を形成する。以上のように、エミッタ用の窓を 精度よく開口した後、ベース及びエミッタを順次作り込 んでゆく。

【0015】図2(A)~(C)は、本発明の第2の実 30 施例の半導体チップの製造方法を示す断面図である。 【0016】まず、図2(A)に示すように、シリコン 基板1を選択的に酸化し形成されたシリコン酸化膜2に より区画された領域の露出したシリコン基板1を10~ 20nm酸化しゲート酸化膜13を形成する。次にノー ド部形成のため、ゲート酸化膜13の一部領域を除去 し、その後ゲート電極用の多結晶シリコン膜10を10 0~200mm成長する。次に、全面にリンもしくはヒ 素をイオン注入する。この条件としては、浅く注入する を形成する。次に、例えばシリコン酸化膜 4 を化学的気 40 事が大切であり、リンに対しては $20 \sim 30$ K e V. ヒ 累に対しては30~50KeVで1×101cm-1以上 のドーズ量を用いると良い。次に、注入されたリンもし くはヒ素を多結晶シリコンと単結晶シリコン中の拡散定 数の差を利用して、700℃~800℃の低温で拡散さ せる。このようにする事により、シリコン基板1にリン あるいはヒ衆を拡散させる事なく、多結晶シリコン膜1 0中に均一に拡散させる事ができる。

> 【0017】次に、図2(B)に示したように、ゲート 電極をフォトレジストをマスクに塩素系のガスを用いて

リコンとP型もしくは無添加のシリコンとのエッチングレート比はほぼ1.5~2倍が得られるため、ゲート電極エッチングの時、ノード部のシリコン基板のくぼみを発生させる事なく、良好なエッチングを行なう事ができる。

【0018】その後、図2(C)に示すように、ソース、ドレイン11、12を形成すると同時に、たとえば高抵抗負荷型のCMOS SRAMのノード部となる部分にも、多結晶シリコン10からリンもしくはヒ素をシリコン基板1に拡散させる。

[0019]

【発明の効果】以上説明したように本発明は、N・型の多結晶シリコンとP型もしくは無添加の多結晶シリコン、あるいはシリコン基板のエッチングレートの比が1.5~2倍N・型多結晶シリコン基板の方が大きい塩素系のガスを用いて多結晶シリコンをエッチングするので、単結晶シリコン上に成長された多結晶シリコン膜を単結晶シリコン基板側に損傷を与える事なく選択的にエッチングできるという効果を有する。

【0020】特に、多結晶シリコンによるベース電極と 20 自己整合的に形成されるエミッタを有するパイポーラトランジスタのエミッタ開口において、シリコン基板と選択的にエッチングできたので、トランジスタ歩留がほぼ 100%を得る事ができた。

【0021】また、高抵抗負荷型あるいはTFT (Thin Film Transistor)型のCMOS SRAMのノード部において、ゲート電極のエッチン* * グ時にシリコン基板のくぼみを抑える事が可能になり、 散発的なノードリーク不良がなくなり、ほぼ10%良品 率が向上した。

【図面の簡単な説明】

【図1】本発明の第1の実施例の製造を工程順に示した 断面図。

【図2】本発明の第2の実施例の製造を工程順に示した 断面図。


【図3】従来のバイポーラトランジスタの不具合を示し 10 た断面図。

【図4】従来のCMOS SRAMのノード部での不具合を示した断面図。


【符号の説明】

- 1 シリコン基板
- 2 シリコン酸化膜
- 3 P・型多結晶シリコン膜
- 4 シリコン酸化膜
- 6 グラフトベース
- 7 活性ベース
-) 8 エミッタ
 - 10 N^{*} 型多結晶シリコンゲート
 - 11 ソース
 - 12 ドレイン
 - 13 ゲート酸化膜
- 14 側面酸化膜
- 15 開口
- A シリコン基板のくぼみ


[図1]



【図2】



【図3】



【図4】

